Функціональні вузли комбінаторної логіки Дешифратори. Дешифратори КМОП (кмдп) серії

Дешифратори – це цифрові пристрої функціонального призначення, призначені для розпізнавання двійкових кодів.

Двійкові дешифратори є перетворювачем кодів, перетворює двійковий код прямого призначення код “1 з N». У такій кодовій комбінації лише один розряд зайнятий одиницею, а решта – нульові. Таблиця істинності для дешифратора, призначеного для розпізнавання чотирирозрядного двійкового коду, представлена ​​табл. 2.1

Таблиця 2. 1

З таблиці 1 видно, що в залежності від вхідного двійкового коду на виході дешифратора у збудженому стані знаходиться лише один із його виходів. З цієї таблиці слід, що двійковий дешифратор на n входів повинен мати 2 n виходів, відповідних числу кодових комбінацій n-розрядного двійкового коду. Такий дешифратор називається повним , на відміну від неповного , у якого частина вхідних кодових комбінацій не використовується, а кількість виходів у якого менше2 n.

В основному поле умовного позначення дешифраторів (Мал.2.5) проставляються літери DC (від англійського слова Decoder). Входи дешифратора прийнято позначати їх двійковими вагами. Крім інформаційних входів дешифратор зазвичай має один або більше входів дозволу роботи, що позначаються як Е (Enable). За наявності сигналу на цьому вході дешифратор працює відповідно до таблицею істинності, За його відсутності всі виходи дешифратора пасивні.

Функціонування дешифратора описується системою булевих виразів:

З
хемотехнічне рішення дешифраторів подано на рис.2.6.

Як видно із рис. 2.6. дешифратор складається з 2n інверторів вхідного коду, що утворюють прямі та інверсні значення змінних вхідного коду, двох інверторів на вході дозволу і 2 n -1 кон'юнкторів, що утворюють виходи схеми. Малорозрядність серійних дешифраторів ставить питання і нарощуванні їхньої розрядності. З малорозрядних дешифраторів можна побудувати схему, еквівалентну дешифратор великої розрядності. З цією метою вхідне слово ділиться на поля, причому розрядність поля молодших розрядів відповідає розрядності наявних дешифраторів. Залишене поле старших розрядів служить отримання сигналу дозволу роботи однієї з дешифраторів, декодирующих поле молодших розрядів.

У
як приклад на рис. 2.7 наведено схему дешифрації п'ятирозрядного коду за допомогою дешифраторів «3-8» та «2-4». Для отримання потрібних 32 виходів складається стовпець другого ярусу з чотирьох дешифраторів 3-8 DC1-DC4. Дешифратор «2-4» приймає два старші розряди вхідного коду. Збуджений вихід цього дешифратора відкриває по входу роздільної здатності один із дешифраторів стовпця і вибраний дешифратор декодує молодші розряди вхідного слова. Кожному вхідному слову відповідає збудження одного з виходів F0-F31. Наприклад, при дешифрації слова х 4 х 3 х 2 х 1 х 0 =11001 2 =25 10 на вході дешифратора першого ярусу є код 11, що збуджує вихід номер три (помічений хрестиком), що дозволяє роботу дешифратора DC4. На вході DC4 діє код 001, тому буде збуджений перший вихід, тобто. 25 вихід схеми. Загальна роздільна здатність або заборона роботи схеми здійснюється по входу Е дешифратора першого ярусу.

Поряд із застосуванням дешифраторів за своїм прямим призначенням вони можуть використовуватися для реалізації довільних логічних функцій, оскільки на виходах дешифратора виробляються всі кон'юктивні терми, які можна скласти з даного числа аргументів. Логічна функція СДНФ є диз'юнкція деякого числа таких термів. Поєднуючи їх за схемою АБО, можна отримати будь-яку функцію даного числа аргументів.

На рис.2.8 як приклад показана апаратна реалізація функції суматора за модулем два.

Таблиця істинності описує логіку роботи наведена нижче.

L-низький рівень

Н-високий рівень

Х-низький або високий, не має значення

Якщо посидіти і повтикати з хвилину, можна зрозуміти що нічого складного тут немає =) Варто відзначити, що активний рівень на виході - низький (low). Крім входів-виходів присутні два роздільні висновки enable, включених по логічної І. Дешифратор виконуватиме свою функцію лише тоді, коли обидві ці ноги сидять на землі.

Імхо, недоліком є ​​лише те, що у будь-який момент часу тільки одному з виходів може бути активний рівень. Тому, якщо потрібно одночасне включення кількох виходів, доведеться робити динамічне управління.

$regfile = "attiny13.dat"
$crystal = 1000000

Config Portb = Output

Portb = &B00001111
Waitms 100
Portb = &B00001110
Waitms 100
Portb = &B00001101
Waitms 100
Portb = &B00001100
Waitms 100
Portb = &B00001011
Waitms 100
Portb = &B00001010
Waitms 100
Portb = &B00001001
Waitms 100
Portb = &B00001000
Waitms 100
Portb = &B00000111
Waitms 100
Portb = &B00000110
Waitms 100
Portb = &B00000101
Waitms 100
Portb = &B00000100
Waitms 100
Portb = &B00000011
Waitms 100
Portb = &B00000010
Waitms 100
Portb = &B00000001
Waitms 100
Portb = &B00000000
waitms 100

Loop

Ось що вийде в результаті:

Ще на основі дешифратора можна побудувати розширювач для клавіатури, і таким чином отримати в розпорядження 16 кнопок 5 пінів мікроконтролера, що займають. Наприклад ось простий приклад для attiny2313:

В основному циклі виконується якась програма, наприклад миготіння світлодіода. Після переповнення таймера відбувається переривання, в обробнику переривання відбувається сканування клавіатури, і якщо була натиснута кнопка, на нозі PortB.7 з'явиться низький рівень. Дізнавшись, у який момент було натискання, можна дізнатися номер натиснутої кнопки. Цей номер надішлемо UART:

$regfile = "attiny2313.dat"
$crystal = 1000000
$baud = 1200

Dim M As Byte
Dim N As Byte

Config Portb = Output
Config Portb.7 = Input
Config Portd.2 = Output
Config Timer1 = Timer , Prescale = 8 "переповнення таймера кожні 0,5 сек
On Timer1 Keyboard:
Enable Interrupts
Enable Timer1

Do "***виконуємо основну програму***

Portd.2 = 1
Wait 1
Portd.2 = 0
Wait 1
Loop
End

Keyboard:
For M = 0 To 15 Step 1
Portb = M
If Pinb.7 = 0 Then "якщо була натиснута кнопка
N = M "дивимося в який момент вона була натиснута
M = 0
Print N "друкуємо номер кнопки
Return "і виходимо з циклу
End If "якщо натискання не було, продовжимо сканування до кінця
Waitms 10
Next M
Return "повертаємося до основного циклу програми

Лабораторна роботавиконується за допомогою навчального лабораторного стенду LESO2.

1 Мета роботи

Метою роботи є вивчення принципів дії комбінаційних схем: дешифратора, шифратора, перетворювача коду семисегментного індикатора, мультиплексора, суматора.

2 Короткі теоретичні відомості

2.1 Дешифратор (декодер)

Дешифратор (декодер) служить для перетворення n-розрядного позиційного двійкового коду одиничний вихідний сигнал на одному з 2n виходів. При кожній вхідній комбінації сигналів одному з виходів з'являється 1. Таким чином, по одиничному сигналу одному з виходів можна будувати висновки про вхідний кодової комбінації. Таблиця істинності для декодера з двома входами зображено таблиці 2.1.

Таблиця 2.1 - Таблиця істинності дворозрядного дешифратора

Для побудови схеми декодера по таблиці істинності скористаємося методикою, викладеною в лабораторній роботі №1, що виконується на стенді LESO2. Наприклад, пристрій повинен мати 4 виходи. Для кожного виходу записуємо логічний вираз. На основі СДНФ:

y0 = x1 · x2

y1 = x1 · x2

y2 = x1 · x2

За цією системою виразів нескладно побудувати схему необхідного дешифратора (рисунок 2.1).

Умовне графічне позначеннятакого дешифратора зображено малюнку 2.2.

2.2 Шифратор (кодер)

Шифратор виконує функцію, зворотну декодеру (дешифратору), тобто перетворює непозиційний (унітарний) двійковий 2n розрядний код n розрядний позиційний код. При поданні на один із входів одиничного сигналу на виході формується відповідний двійковий код. Складемо таблицю істинності шифратора за n = 2.

Таблиця 2.2 - Таблиця істинності шифратора при n = 2

Синтезуємо шифратор. Для цього запишемо систему його власних функцій:

y1 = x1 · x2 · x3 · x4 + x1 · x2 · x3 · x4

y0 = x1 · x2 · x3 · x4 + x1 · x2 · x3 · x4

2.3 Перетворювач коду для семисегментного індикатора

Найбільш широко перетворювачі кодів відомі стосовно цифрових індикаторів. Наприклад, перетворювач 4-х розрядного позиційного двійкового коду в десяткові цифри. Є семи сегментний індикатор і з його допомогою потрібно висвітлити десять цифр.

Вочевидь, що двійковий код повинен мати щонайменше 4 - х розрядів (2^4 = 16, що більше 10). Складемо таблицю істинності роботи такого перетворювача.

Таблиця 2.3 - Таблиця істинності перетворювача

По ТІ нескладно скласти систему своїх функцій всім виходів, тобто. СДНФ, мінімізувати її та скласти принципову схему.

2.4 Мультиплексор

Мультиплексор – пристрій, що дозволяє комутувати одне із 2^n інформаційних входів X однією вихід Y під впливом n управляючих (адресних) сигналів. На малюнку. 2.7 зображено спрощену функціональна схемамультиплексора на ідеалізованих електронних ключах

У цифрових схемах потрібно керувати ключами з допомогою логічних рівнів. Тому бажано підібрати пристрій, який міг би виконувати функції електронного ключа з керуванням цифровим сигналом. Спробуємо «змусити» працювати як електронний ключ вже знайомі нам логічні елементи. Розглянемо ТІ логічного елемента "І". При цьому один із входів логічного елемента «І» розглядатимемо як інформаційний вхід електронного ключа, а інший вхід – як керуючий. Так як обидва входи логічного елемента «І» еквівалентні, то не важливо, який з них буде керуючим входом. Нехай вхід X буде керуючим, а Y – інформаційним. Для простоти міркувань, розділимо ТІ на дві частини в залежності від рівня логічного сигналу на вході X, що управляє.

Таблиця 2.4 - Таблиця істинності

По таблиці істинності виразно видно, що й управляючий вхід X подано нульовий логічний рівень, сигнал, поданий на вхід Y, вихід Out не проходить. При подачі на керуючий вхід X логічної одиниці сигнал, що надходить на вхід Y, з'являється на виході Out. Це означає, що логічний елемент «І» можна використовувати як електронний ключ. При цьому не важливо, який із входів елемента "І" буде використовуватися як управляючий вход, а який - як інформаційний. Залишається об'єднати виходи елементів «І» на один загальний вихід. Це робиться за допомогою логічного елемента «АБО» так само як і при побудові схеми довільної таблиці істинності. Вийшов варіант схеми комутатора з управлінням логічними рівнями наведено малюнку 2.8.

У схемах, наведених на рисунках 2.7 та 2.8, можна одночасно включати кілька входів на один вихід. Однак зазвичай це призводить до непередбачуваних наслідків. Крім того, для управління таким комутатором потрібно багато входів, тому склад мультиплексора зазвичай включають двійковий дешифратор, як показано на малюнку 2.9. Така схема дозволяє керувати перемиканням інформаційних входів мультиплексора за допомогою двійкових кодів, що подаються на його входи, що управляють. Кількість інформаційних входів у таких схемах вибирають кратним ступеня два числа.

Умовне графічне позначення 4-х входового мультиплексора з керуванням двійковим кодом наведено малюнку 2.10. Входи A0 та A1 є керуючими входами мультиплексора, що визначають адресу інформаційного вхідного сигналу, який буде з'єднаний з вихідним виводом мультиплексора Y. Інформаційні вхідні сигнали позначені: X0, X1, X2 та X3.

В умовному графічному позначенні назви інформаційних входів A, B, C і D замінено назвами X0, X1, X2 і X3, а назва виходу Out замінена на назву Y. Таке позначення входів та виходів мультиплексора є більш поширеним у вітчизняній літературі. Адресні входи позначені як A0 та A1.

Про особливості реалізації мультиплесора мовою Verilog можна почитати у статті:
Архітектура ПЛІС. Частина 2. Мультиплексор

2.5 Суматор

Суматор - вузол комп'ютера, призначений для додавання двійкових чисел. Побудова двійкових суматорів зазвичай починається із суматора за модулем 2.

Суматор за модулем 2

Схема суматора за модулем 2 збігається зі схемою що виключає «АБО».

Таблиця 2.5 - Таблиця істинності суматора за модулем 2

Логічне вираз, що описує суматор за модулем 2:

y = x1 · x2 + x1 · x2

На основі логічного рівняння, що описує цей елемент, можна синтезувати схему:

Суматор за модулем 2 виконує підсумовування без урахування перенесення. У звичайному двійковому суматорі потрібно враховувати перенесення, тому потрібні схеми, що дозволяють формувати перенесення до наступного двійкового розряду. Таблиця істинності такої схеми, яка називається напівсуматором, наведена в таблиці 2.6.

Таблиця 2.6 - Таблиця істинності напівсуматора

Тут Aі B- Доданки;
S- Сума;
P0- Перенесення у старший розряд (вихід переносу Pout).
Запишемо систему власних функцій для напівсуматора:

S = A · B + A · B
P0 = A · B

Повний суматор.

Схема напівсуматора формує перенесення до старшого розряду, але не може враховувати перенесення з молодшого розряду. При складанні багаторозрядних двійкових чисел необхідно складати три цифри у кожному розряді – 2 доданки та одиницю перенесення з попереднього розряду PI.

PI- Вхід 1 перенесення з попереднього розряду,
PO- Вихід 1 перенесення в старший розряд.

З таблиці істинності запишемо систему власних функцій кожному за виходу:

S = A · B · PI + A · B · PI + A · B · PI + A · B · PI

PO = A · B · PI + A · B · PI + A · B · PI + A · B · PI

В результаті отримаємо схему повного суматора (рисунок 2.15).

Малюнок 2.16 – Зображення повного одноразрядного двомічного суматора на схемах

3 Завдання до роботи

3.1 Дослідити принцип роботи дешифратора 2 x 4

Налаштувати ПЛІС відповідно до малюнку 3.1. Підключити до входів X0 та X1 перемикачі S7 та S8, а до виходів Y0, Y1, Y2, Y3 світлодіодні індикатори LED5, LED6, LED7, LED8. Для цього підключити входи та виходи дешифратора до відповідних ніжок ПЛІС.

Подаючи всі можливі комбінації логічних рівнів на входи X0, X1 за допомогою ключів S7, S8 та спостерігаючи за станами світлодіодних індикаторів LED5, LED6, LED7, LED8, заповніть таблицю істинності дешифратора.

Таблиця 3.1 - Таблиця дешифратора

3.2 Дослідити принцип роботи шифратора 4x2
Налаштувати ПЛІС відповідно до малюнку 3.2.

Підключити до входів X1, X2, X3, X4 перемикачі S8, S7, S6, S5, а до виходів Y0, Y1 світлодіодні індикатори LED8, LED7. Для цього підключити входи та виходи дешифратора до відповідних ніжок ПЛІС. Подаючи всі можливі комбінації логічних рівнів на входи X1, X2, X3, X4 за допомогою ключів S8, S7, S6, S5 і спостерігаючи стани світлодіодних індикаторів LED7, LED8, заповніть таблицю істинності шифратора.

Таблиця 3.2 - Таблиця істинності шифратора

3.3 Дослідити роботу перетворювача коду для семисегментного індикатора.

Скласти таблицю істинності перетворювача коду (таблиця. 3.3).
Зібрати схему, зображену малюнку 3.3.

Таблиця 3.3 - Таблиця істинності перетворювача

Подаючи за допомогою ключів S8, S7, S6, S5 різні кодові комбінації на входи X0, X1, X2, X3 визначити цифри, що висвічуються на індикаторі. За наслідками експерименту заповнити таблицю 3.4.

Таблиця 3.4 - Таблиця, що описує роботу перетворювача коду для семисегментного індикатора

3.4 Дослідити роботу мультиплексора 4x1

Налаштувати ПЛІС відповідно до малюнку 3.4.

По черзі встановлюючи всі можливі кодові комбінації на адресних входах A і B, визначте номери комутованих каналів. Номер комутованого каналу визначається шляхом почергового підключення до входів X0, X2, X3, X4 рівня логічної одиниці та спостереження за виходом Y. Заповніть таблицю 3.5.

Таблиця 3.5 - Таблиця, що описує роботу мультиплексора

3.5 Дослідити схему суматора

Налаштувати ПЛІС відповідно до малюнку 3.5. Тут Pin, Poutвідповідно вхід та вихід одиниці перенесення, Aі B- доданки, S- Сума.

Заповнити таблицю істинності суматора (таблиця 3.6).

Таблиця 2.7 - Таблиця істинності повного суматора

1. Мета роботи.
2. Схеми дослідження дешифратора, шифратора, перетворювача коду семисегментного індикатора, мультиплексора, суматора.
3. Таблиці істинності кожної схеми.
4. Висновки щодо кожного завдання.

5 Контрольні питання

1. Принцип роботи дешифратора?
2. Як синтезувати дешифратор із довільною розрядністю?
3. Як працює шифратор?
4. Як працює перетворювач коду для семисегментного індикатора?
5. Як влаштований семи сегментний індикатор?
6. Як працює мультиплексор?
7. Як у лабораторній роботі проводилося дослідження мультиплексора?
8. Як працює суматор?
9. Зобразіть таблицю істинності шифратора.
10. Що таке одиниця перенесення?

Ми розглянули одноступінчастий дешифратор (лінійний) - він є найбільш швидкодіючим, але його реалізація за значної розрядності вхідного слова утруднена, оскільки вимагає застосування логічних елементів з великою кількістю входів, що супроводжується великим навантаженням на джерела вхідних сигналів. Зазвичай одноступінчастими виконуються дешифратори на невелике число входів, що визначається можливостями елементів серії мікросхем, що застосовується. Тому часто кількості висновків дешифратора не вистачає для вибору необхідної кількості пристроїв мікропроцесорної техніки. Використовуючи два дешифратори з входом Е, можна реалізувати дешифратор з кількістю виходів N = 2 n+1 (рис. 2.11.3).

Рис. 2.11.3. Дешифратор 3х8 на основі двох дешифраторів 2х4

На рис. 2.11.3 наведено схему комбінованого дешифратора 3х8, реалізована на двох повних дешифраторах 2х4. Таким чином, можна з 2-х дешифраторів 3х8 створити дешифратор 4х16 і т.д. Роздільний вхід Е використовується як адресний розряд. При Е = 0 працює верхній дешифратор, при Е = 1 працює нижній дешифратор, причому всі виходи верхнього дешифратора дорівнюють 0.

Широко використовується ще каскадний (пірамідальний) спосіб побудови дешифраторів із великою кількістю виходів на мікросхемах дешифраторів із меншим числом виходів (рис.2.11.4).

Для дозволу роботи одного з дешифраторів 3х8 (DC2, DC3, DC4, DC5) на вхід кожного дешифратора подається дозвільний або заборонний сигнал від дешифратора DC1 (перший каскад), який управляється адресними розрядами А3, А4.

Рис. 2.11.4. Схема каскадного (пірамідального) включення дешифраторів

Адресні розряди А0, А1, А2 паралельно подаються дешифратори 2-го каскаду. Загальна кількість адресних розрядів збільшилася на 2 розряди.

Шифратори. Шифратори це пристрої, призначені для перетворення коду у двійковий. На виході шифратора з'являється дворозрядний двійковий код, що відповідає десятковому номеру входу, на який подано активний логічний рівень. Двійкові шифратори виконують операцію, обернену до операції дешифраторів.

Шифратор іноді називають "кодером" (від англ. coder) і використовують, наприклад, для перекладу десяткових чисел, набрані на клавіатурі кнопкового пульта управління, в двійкові числа. Якщо кількість входів настільки велика, що в шифраторі використовуються всі можливі комбінації сигналів на виході, такий шифратор називається повним. Число входів і виходів у повному шифраторі пов'язане співвідношенням N = 2 n де N - число входів, n - число виходів. Так, для перетворення коду кнопкового пульта на чотирирозрядне двійкове числодосить використовувати лише 10 входів, тоді як повне число можливих входів дорівнюватиме 16 (n = 2 4 = 16), тому шифратор 10x4 буде неповним.

Розглянемо приклад побудови шифратора перетворення десятирозрядного одиничного коду (десяткових чисел від 0 до 9) в двійковий код. При цьому передбачається, що сигнал, що відповідає логічній одиниці, у кожний момент часу подається лише на один вхід.

Таблиця істинності для шифратора наведена у таблиці 2.11.3.

Використовуючи цю таблицю, запишемо логічні висловлюваннядля вихідних змінних, включаючи логічну суму ті вхідні змінні, які відповідають одиниці відповідної вихідної змінної.

Таблиця істинності для дешифратора

Таблиця 2.11.3.

Запишемо логічні рівняння для вихідних змінних А0, А1, А2, А3:

А0 = X1 v X3 v X5 v X7 v X9

A1 = X2 v X3 v X6 v X7

A2 = X4 v X5 v X6 v X7

Для такого шифратора легко побудувати схему на логічних елементах «АБО» (рис. 2.11.5).

Рис. 2.11.5. Схема неповного шифратора 10х4

Методичні вказівки до виконання роботи:

Запишіть у звіті, як завжди, назву роботи, мету роботи. Наведіть визначення дешифратора. Складіть таблицю істинності для дешифратора, що має 3 адресні входи. Запишіть рівняння для кожного з 8 виходів дешифратора. Побудуйте схему. Зберіть схему, що реалізує функції дешифратора Multisim. Досліджуйте її роботу.

Досліджуйте роботу мікросхеми дешифратора 2х4. Зберіть схему дешифратора, наведену на рис. 2.11.4 використовуючи лише дешифратори 2х4.
Отримайте часові діаграми роботи схеми. Щоб показати всі вхідні та вихідні сигнали дешифратора використовуйте 2 аналізатори.

Замалюйте схему та поясніть у звіті принцип її роботи. Наведіть часові діаграми. Тимчасові діаграми треба навести на одній сторінці, не можна продовжувати пов'язані за часом графіки на іншій сторінці. Усі зв'язки між сигналами мають бути наочними.

Складіть таблицю істинності для повного шифратора 8х3. Запишіть логічні функції вихідних змінних. Побудуйте та досліджуйте схему шифратора. У звіті наведіть таблицю істинності, рівняння, побудовану за рівняннями схему, часові діаграми.

Запишіть висновки, що відповідають кожному пункту виконаної роботи.

Запитання для підготовки до звіту:

1. Дайте визначення дешифратора.

2. Дайте визначення шифратора.

3. Що розуміють під унітарним кодом?

4. Чим відрізняється повний дешифратор від неповного?

5. Чим відрізняється повний шифратор від неповного?

6. У чому відмінність лінійного дешифратора від пірамідального?

7. Більша швидкодія у лінійного дешифратора чи пірамідального?

8. Чи більше апаратних витрат потрібно для реалізації лінійного дешифратора чи пірамідального?

9. Для чого застосовують у обчислювальної технікидешифратори та шифратори?

12. Лабораторна робота №12

Дослідження мультиплексорів та демультиплексорів

Мета роботи:Вивчити принципи синтезу та роботи мультиплексорів та демультиплексорів.

Завдання:Здійснити синтез схеми мультиплексора, дослідити роботу схеми. Дослідити мікросхему мультиплексора, побудувати та дослідити роботу пірамідальної схеми. Здійснити синтез схеми демультиплексора, дослідити роботу схеми. Дослідити спільну роботумультиплексора та демультиплексора.

Теоретичне введення

Мультиплексорназивається комбінаційний логічний пристрій, призначений для керованої передачі даних від кількох джерел інформації в один вихідний канал. Входи мультиплексора поділяються на інформаційні Д 0 , Д 1 , …… та керуючі (адресні) А 0 , А 1 , …, А n-1.

Код, який подається на адресні входи, визначає, який з інформаційних входів зараз передається на вихід схеми. Оскільки n-розрядний двійковий код може набувати 2 n значень, то, якщо число адресних входів мультиплексора дорівнює nчисло його інформаційних входів має дорівнювати 2 n .

Побудуємо таблицю істинності, що відображатиме роботу мультиплексора з двома адресними входами на основі визначення. Позначимо в таблиці A0 та A1 – адресні входи. D0, D1, D2, D3 – входи 4-х потоків даних, при встановленні адреси відповідні дані передаватимуться на єдиний вихід мультиплексора Y (таблиця 2.12. 1) .

Таблиця має такий вигляд:

Таблиця 2.12. 1

Запишемо рівняння для функції Y:

Y = A1*A0*D0 v A1*A0 D1 v A1 A0*D2 v A1 A0 D3.

Схема, що реалізує функцію Y, може бути побудована на 2-х інверторах, 4-х тривходових елементах «І» та чотиривходовому елементі «АБО» (рис. 12.2.1).

Рис. 12.2.1. Схема мультиплексора 4-1

Можна для реалізації цієї схеми зібрати дешифратор, і з його допомогою здійснювати перемикання входів на вихід Y (рис. 2.12.2).

Рис. 2.12.2. Схема мультиплексора та його умовне позначення

У тих випадках, коли функціональні можливостіІС мультиплексорів не задовольняють розробників за кількістю інформаційних входів, вдаються до каскадування з метою нарощування числа входів до необхідного значення. Найбільш універсальний спосібнарощування розмірності мультиплексора полягає у побудові пірамідальної структури, що складається з кількох мультиплексорів. При цьому перший ярус схеми є стовпець, що містить стільки мультиплексорів, скільки необхідно для отримання потрібного числа інформаційних входів. Усі мультиплексори цього стовпця комутуються одним і тим самим адресним кодом, складеним із відповідного числа молодших розрядів загального адресного коду. Старші розряди адресного коду використовуються у другому ярусі, мультиплексор якого забезпечує послідовну роботу мультиплексорів першого ярусу на загальний вихід. Каскадна схема мультиплексора "16-1", побудована на мультиплексорах "4-1", показана на рис. 2.12.3.

Рис. 2.12.3. Каскадна схема мультиплексора 16-1

Типове застосування мультиплексора - це передачі від кількох рознесених у просторі джерел (датчиків) інформації на вхід одного приймача.

Припустимо, що вимірюється температура довкілляу кількох приміщеннях та результати цих вимірювань повинні бути введені в один реєструючий пристрій, наприклад, ЕОМ. У цьому, оскільки температура змінюється повільно, щоб одержати достатньої точності зовсім необов'язково вимірювати її постійно. Достатньо мати інформацію через деякі фіксовані часові відтинки.

Функцію підключення різних джерел інформації до одного приймача за заданою командою та виконує мультиплексор.

Мультиплексор можна використовувати як універсальний логічний елемент для реалізації будь-якої логічної функції від числа аргументів, що дорівнює кількості адресних входів мультиплексора. Покажемо це з прикладу логічної функції, заданої таблицею істинності (табл. 2.12.2).

Таблиця2.12.2

Схема, що реалізує цю функцію, показана на рис. 2.12.4.

Рис. 2.12.4. Реалізація комбінаційної схеми за допомогою мультиплексора

Демультиплексор– це комбінаційна схема, має один інформаційний вхід (D), n управляючих (адресних) входів (А0, А1, …, Аn-1) і N = 2 n виходів (Y0, Y1, …, YN-1). Двійковий код, що надходить на адресні входи, визначає один з N виходів, який передається значення змінної з інформаційного входу D. Демультиплексор реалізує функцію, зворотну функції мультиплексора. Він призначений для поділу потоку даних одного джерела інформації на кілька вихідних каналів.

Таблиця функціонування демультиплексора (табл.2.12.2), що має 4 інформаційні виходи (Y0, Y1, Y2, Y3) та n = 2 адресних входу (А0, А1), представлена ​​нижче.

Таблиця 2.12.2

Рівняння, що описують роботу демультиплексора:

Y0 = D A1 * A0 *; Y1 = D A1 * A0; Y2 = A1 A0 *; Y3 = A1 A0.

Схема демультиплексора, побудована за даними рівнянь та його графічне зображенняпредставлені на рис. 2.12.5.

Рис. 2.12.5. Схема демультиплексора "1-4" та його умовне зображення

Функція демультиплексора легко реалізується за допомогою дешифратора, якщо його вхід “Дозвіл” – Е використовувати як інформаційний вход демультиплексора, а входи 1, 2, 4 … – як адресні входи демультиплексора А0, А1, А2, … Дійсно, при активному значенні сигналу на вході Е обирається вихід, що відповідає коду, поданому на адресні входи. Тому інтегральні схеми дешифраторів, які мають вхід, іноді називають не просто дешифраторами, а дешифраторами-демультиплексорами.

Терміном "мультиплексування" називають процес передачі даних від декількох джерел по загальному каналу. Як пристрій, що здійснює на передавальній стороні операцію зведення даних в один канал застосовують мультиплексор. Подібний пристрійздатне здійснювати тимчасове поділ сигналів, що надходять від кількох джерел, і передавати їх у канал (лінію) зв'язку один за одним відповідно до зміни кодів на своїх адресних входах.

На приймальній стороні зазвичай потрібно виконати зворотну операцію – демультиплексування, тобто. розподіл порцій даних, що надійшли каналом зв'язку в послідовні моменти часу, за своїми приймачами. Цю операцію виконує демультіплексор. Спільне використаннямультиплексора та демультиплексора для передачі даних від 4-х джерел до

4-м приймачам за загальною лінією ілюструє рис. 2.12.6.

Рис. 2.12.6. Спільне використання мультиплексора та демультиплексора для передачі даних

Подібна інформація.

Дешифратор (декодер) - це комбінаційний пристрій з кількома входами та виходами, у якого певним комбінаціям вхідних сигналів відповідає активний стан одного з виходів. Дешифратори перетворять двійковий чи двійково-десятковий код на унітарний код. Якщо декодер має nвходів, mвиходів і використовує всі можливі набори вхідних змінних, то m = 2 n. Такий декодер називають повним. Якщо використовується лише частина наборів, такий декодер називають неповним. Дешифратори використовують, коли потрібно звертатися до різних цифрових пристроїв, при цьому номер пристрою (його адреса) представлений двійковим кодом. Входи декодера (адресні входи) часто нумерують не порядковими номерами, а відповідно до ваги двійкових розрядів, тобто не 1, 2, 3, 4, а 1, 2, 4, 8.

Формально описати роботу дешифратора можна, задавши список функцій, що відпрацьовуються кожним з його виходів Y i. Так, для дешифратора 3-8:

Y o =; Y 1 =
;Y 2 =
; Y 3 =
; ... Y 7 =a 4 a 2 a 1 .

Число входів і виходів декодера вказують наступним чином: декодер 3-8 (читається "три у вісім"); 4–16; 4-10 (це неповний дешифратор). Реалізація зазначених восьми виразів за допомогою восьми тривходових елементів І (рис. 10.7) дає найбільш простий структурою дешифратор, званий лінійним.

а б

Рис. 10.7. Дешифратор 3-8: а- умовне позначення; б- Структура

Основний обсяг його обладнання у загальному випадку m n-вхідних елементів І. Крім того, до обладнання зазвичай відносять nінверторів вхідних змінних та n буферних вхідних підсилювачів, що зводять до одиниці кратність навантаження джерела сигналу.

Дешифратори часто мають вхідний вхід EI. При EI = 1 дешифратор працює як завжди, а при EI= 0 всіх виходах встановлюються не активні рівні.

Вхід EIвпливає на всі елементи І. У схемі (рис. 10.8) вплив надається через прямий та інверсний входи одного з розрядів вхідного коду (через додаткові елементи І). При цьому кількість входів елементів не змінюється, але в роботу дешифратора вноситься додаткова затримка. У схемі (рис. 10.9) затримка не вноситься, але тут елементи мають більшу кількість входів.

Дозволяючий вхід EIчасто виконується інверсним. Дешифратор, що має вхід, дозволяє іноді декодер-демультиплексор і замість позначення DCвикористовують позначення DX. Це пов'язано з тим, що вхід EIіноді використовують як інформаційне (як у демультиплексорах).

Рис. 10.8. Дозвіл через прямий та Мал. 10.9. Дозвіл через

інверсний входи одного з розрядів додаткові входи елементів І

Вхід EIвикористовується при побудові деревоподібних (каскадних) схем дешифраторів для розширення адресного простору. При цьому весь адресний простір розбивається на групи. Старші розряди адреси подаються на дешифратор старших розрядів, виходи якого на входах EIкерують дешифраторами другого каскаду. На рис. 10.10 представлена ​​схема двокаскадного дешифратора 5-32 (п'ять у тридцять два).

Рис. 10.10. Двокаскадний дешифратор 5-32

Два старші розряди адреси а 16 і а 8 розшифровуються дешифратором 2-4 DC 4, який на входах ЕIкерує чотирма дешифраторами другого каскаду. Молодші розряди адреси а 4 , а 2 , а 1 надходять на всі дешифратори другого каскаду, але відкритим на вході EI виявляється лише один із них. Йому і належатиме єдиний із усіх 32 збуджений вихід. Наприклад, вхідний код 01111 у дешифратора DC 4 робить активним вихід 1. Цим сигналом і відкриється дешифратор другого ступеня DC 1, а DC 0, DC 2, DC 3 закриті. У дешифратора DC 1 сигнал з'явиться на виведенні 7, що відповідає виходу 15 всього дешифратора. Такий принцип використовується при побудові дешифратора багато виходів з мікросхем дешифраторів з меншим числом виходів.

У розглянутому випадку 5-розрядна адреса була розбита на дві групи в 2 та 3 розряди. І це визначило структуру дешифратора. У загальному випадку багаторозрядну адресу можна розбити на групи у різний спосіб і кожному буде відповідати свій варіант схеми. Варіанти відрізнятимуться затримкою та апаратними витратами. Таким чином, можна ставити завдання вибору оптимальної в заданій серії елементів структури.

На рис. 10.11 показано двокаскадний дешифратор 4–16, другий каскад якого зібраний за схемою прямокутного дешифратора. Розряди адреси розбиті на дві групи, кожна з яких, незалежно від іншої, розшифровується своїм дешифратором першого каскаду. DC 0 та DC 1. При будь-якій комбінації значень вхідних змінних виявляються обраними один рядок і один стовпець сітки, у вузлах якої розташовані елементи І другого ступеня (другого каскаду). В результаті кожен вхідний набір збуджує вихід єдиного відповідного йому елемента І. Таку сітку з елементів називають прямокутним або матричним дешифратором.

Рис. 10.11. Матричний дешифратор

Ділити розряди адреси між DC 1 та DC 2 потрібно якомога порівну. Чим ближче прямокутник другого каскаду до квадрата, тим, при тому числі вихідних елементів І, менше сума його рядків і стовпців, тобто менше число виходів дешифраторів першого каскаду. З цього випливає, що використання в другому каскаді квадратної матриці дозволяє застосувати в першому каскаді найпростіші дешифратори і тим самим мінімізувати загальну затримку в роботі всього дешифратора.

Як вход EI (Е) всього двокаскадного дешифратора зручно використовувати вхід, що дозволяє, тільки одного з дешифраторів першого каскаду. При цьому замикаються всі рядки або всі стовпці.

Слід зазначити, що при великій кількості виходів (сотні і більше) прямокутний дешифратор найбільш економічний по обладнанню, чим пояснюється його застосування в ВІС пам'яті. При малій кількості виходів найбільш економічним є лінійний дешифратор.

Дешифратори, що випускаються у вигляді мікросхем, мають буквене позначення ВД, наприклад, 155ІД3, 155ІД4. У серіях ТТЛ дешифратори зазвичай мають інверсні виходи, тобто активним є низький рівень. У КМОП-серіях вихідні сигнали найчастіше мають активний високий рівень.

Часто в мікросхемах дешифраторів роблять кілька роздільних входів, а роздільною комбінацією є їх кон'юнкція. При цьому зручно нарощувати дешифратори, використовуючи каскадний принцип та будуючи перший каскад дешифрації не на окремому спеціальному дешифраторі, а збираючи його з кон'юнкторів входів, що дозволяють. На рис. 10.12 представлений дешифратор 5-32 із 4 дешифраторів 3-8. Кожна мікросхема має два інверсні роздільні входи. Символ & над символом ЕIпозначає, що дозвіл існує лише за збігу всіх сигналів групи входів, позначених знаком &. На малюнку символи інверсії вказують на збіг двох низьких рівнів на входах роздільної здатності.

Дешифратор першого каскаду розподілено кон'юнкторами 4 мікросхем. Таке рішення – мати кілька входів, що пов'язані операцією І, щоб збирати на цих входах фрагменти дешифраторів, взагалі типово для сучасних мікросхем.

Рис. 10.12. Дешифрація адрес із використанням у першому каскаді дозволяючих входів

Якщо використовувати тільки два дешифратори DC 0 та DC 1, можна отримати дешифратор на 16 виходів. При цьому адресний вхід а 16 буде відсутній, а нижні (за схемою) роздільні входи дешифраторів DC 0 та DC 1 мають бути заземлені.

Схема дешифратора 155ІД4 представлена ​​на рис. 10.13. До неї входять два дешифратори 2–4. Кожен дешифратор має пару роздільних входів. Один роздільний вхід однієї з секцій інвертовано. Це дозволяє, об'єднавши його з неінвертованим дозвільним входом іншої секції та подавши на цю пару третю змінну а 4 , використовувати ту ж саму схему як дешифратор 3-8 з роздільною здатністю Е. Крім того, ця мікросхема може бути використана як два демультиплексори з 1 входу на 4 виходи і як демультиплексор з однієї лінії на 8 виходів.

Рис. 10.13. Схема дешифратора 155ІД4.

Рис. 10.14. Варіанти підключення дешифратора 155ІД1

На рис. 10.14 показано можливість використання мікросхеми 155ІД1 в якості дешифратора 4-10 або 3-8. У представленій схемі при використанні всіх чотирьох входів як адресні мікросхеми представляє дешифратор 4-10. Якщо вхід 8 використовувати як вхід, що дозволяє, тоді мікросхема буде служити дешифратором 3-8. Виходи 8 та 9 при цьому не використовуються.

Дешифратори можуть застосовуватися як демультиплексор вхідних сигналів, а спільно з шифратором знаходять застосування при побудові перетворювачів кодів, селектуванні заданих вхідних кодів та ін. Для реалізації подібних пристроїв можуть бути використані програмовані логічні матриці або програмовані логічні інтегральні схеми (ПЛМ або ПЛІС).