プロセッサのIntelvbudovuvatimeメモリコントローラ？ プロセッサープロセッサーRAMコントローラー

メモリコントローラー

メモリコントローラー-動作メモリとの間のデータフローを管理するデジタル回路。 小さなマイクロチップにすることも、製造現場、マイクロプロセッサ、水晶のシステムなどの大きなマイクロチップに統合することもできます。

マイクロに勝つコンピューター Intelプロセッサ従来は小型のメモリコントローラーで、チップセット（pivnichny mist）に組み込まれていましたが、DEC / Compaq Alpha 21364、AMD Athlon 64、Opteron、IBM POWER5、Sun Microsystems UltraSPARC T1、IntelCorei7プロセッサなどの多くの最新プロセッサはメモリを統合できます。コントローラ'yatі、同じクリスタル上で、zmenshennyazatrimkiがメモリにアクセスします。 統合してシステムの生産性を向上させる場合は、マイクロプロセッサを1つのタイプのメモリにバインドする必要があります。これにより、プロセッサを異なる世代のメモリと組み合わせることができなくなります。 新しいタイプのメモリを開発するには、新しいプロセッサをリリースし、現在のソケットを変更する必要があります（たとえば、DDR2 SDRAMの登場後、AMDは新しいSocketAM2ソケットに影響を与えたAthlon64プロセッサをリリースしました）。

メモリコントローラとプロセッサの統合 新技術そのため、1990年代には、システムの多様性を減らすためのコントローラーとしてDECAlpha21066とHPPA-7300LCが使用されていました。

マネジャー

論理エラー、DRAMでの必要な読み取りおよび書き込み操作を削除し、DRAMデータの節約を更新するためのメモリコントローラー。 定期的な更新がないと、DRAMメモリチップは情報を失うため、コンデンサはストリームによって充電されてビットを節約します。 データ収集の通常の時間は、JEDEC規格と一致して、1秒未満である必要がありますが、64ミリ秒以上である必要があります。 3回の場合、情報の収集頻度は低くなります。

リッチチャンネルメモリ

フルバッファリングされたFB-DIMMメモリ

ノート

ウィキメディア財団。 2010。

• SkhidnyFrontの反撃
• コントロール（値）

他の辞書にある「メモリコントローラ」とは何か疑問に思う：

ブレークコントローラー-（英語のProgrammable Interrupt Controller、PIC）マイクロサーキットまたはプロセッサのブロック。スイッチオーバーの要求を連続して処理する可能性があります。 他の別棟。 Zmist 1 PIC 2APIC...ウィキペディア

メモリアクセスコントローラー--- [E.S. Aleksiev、A.A.Myachov。 EOMシステムエンジニアリングの英語-ロシア語スラッグ辞書。 モスクワ1993]トピック 情報技術全体的なENメモリアクセスコントローラMAC…

記憶の中心EOM-リクエスト「RAM」はここにリダイレクトされます。 Div。 他の意味も。 最も単純なスキーム vzaimodії 運用メモリ z YakuのEOMメモリシステムの一部であるインフォマティクスメモリ内のCPU動作メモリ（動作アタッチメント、格納されているもの、RAM）... Wikipedia

プログラミングコントローラーのリセット-コントローラは、マイクロ回路をリセットするか、プロセッサユニットをウェイクアップします。これにより、異なるアタッチメントからの切り替え要求が連続して処理される可能性があります。 英語名ProgrammableInterruptController（PIC）。 原則として......ウィキペディア

メモリへの直接アクセス-（英語のダイレクトメモリアクセス、DMA）中央処理装置（CPU）の関与なしに、アタッチメント間またはアタッチメントとメインメモリ（RAM）間でデータを交換するモード。 その結果、伝送速度が上がるので、データは…ウィキペディア

プログラミングロジックコントローラ-PLC[インテント]コントローラ ケルユチイ愛着、 それは何ですか 自動keruvannyaキュレーションのためのアルゴリズムの追加のソフトウェア実装。 [推奨用語のコレクション。 問題107。keruvannyaの理論。 SRSRの科学アカデミー。 科学委員会… Dovіdnik技術翻訳

機能コントローラー-システム基板上のエアブリッジの概略レイアウト I / Oコントローラーハブ（ICH）。 ツェマイクロサーキット、ヤク...ウィキペディア

USBコントローラー-倉庫プラットフォームで パソコン安全な通信 周辺の建物、ユニバーサルシリアルバスUSBコントローラーに接続するєіntelektualnympodstroєm、zdatnymvzaєmodіyatiz... Wikipedia

プログラミングロジックコントローラ-SIMATIC S7 300ファミリプログラマブルロジックコントローラ（PLC）のロジックコントローラの一括プログラミング

プロのグラフィックスコントローラー-コントローラには320Kバイトのメモリがあります。 Razdіlnazdatnіst-640x480の画像要素。 パレットから256色を選択する可能性があり、1600万色以上が削除されます。 情報技術のトピックzagalEN......。 Dovіdnik技術翻訳

Pam'yattu 添付ファイル、の予定と呼ばれる 記録（保存）і 読む情報。

コントローラのメモリから以下が保存されます。

1. virobnikのメンテナンスプログラム、
2. Koristuvachプログラム,
3. コントローラ構成、
4. データのブロック（変更の値、タイマー、lichniks、merkersなど）。

記憶力。 メモリの特徴は次のとおりです。

1. メモリ容量（KV、MB、またはGV）。
2. Shvidkіstまたは記憶への1時間の死。
3. 省エネ。 viknennya生活後の行動.

米。 3.4メモリを見る（小さな作者）.

運用メモリー(羊 - ランダム・アクセス・メモリ).

ペレバガ。

自分で shvidkisny nap_providnikovoy電子メモリ。短時間のデータ収集で認識されます。

ネスタチャ。

メモリの主な力はエネルギー効率ですので、電気寿命をオンにしてからお金を使いましょう。

このようなコントローラーの操作メモリーをバッファーに入れるには、バッテリーまたは大容量の電気コンデンサーを使用して、節約を構築します 電荷数日まで。

動作メモリの要素は、電子トリガー（静的メモリ）または 電気コンデンサ（動的メモリ）。

米。 3.5トリガー-RAMメモリの主要要素（小さな作者）.

ダイナミックメモリはコンデンサの周期的な再充電を無効にし、スタティックメモリに比べてコストが安くなります。

メモリマトリックス彼自身です sukupnistnost okremyhseredkіvメモリ-triggerіv。

8つのミドルメモリを置き換える行列の1行（8ビットは1バイトに等しい）。

革のオフィスは、その一意のアドレスを覚えています（行「ドット」の番号ビットの番号）。

行（bіti）は、「0」から「7」の形式で右利きで番号が付けられます。

行（バイト）には、「0」から始まる下向きの番号が付けられます。

米。 3.6メモリマトリックス（小さな作者）.

永久記憶 (ROM -読み取り専用メモリ) 些細な情報収集で認められています。 動作メモリのメインメモリは勝ったものです zdatnasberigatiіnformatsіyu、 それから。 єエネルギーに依存しません。

Tsyaの記憶は、その中心にある2つのティピーに分けられます。（ROM）-私はバガトラーゼ 再プログラム（プロム）。

再プログラムされたメモリ ヘルププログラマーのためにkoristuvachを書き留めます。 前に消す必要がある人のために メモリの代わりに .

古いタイプの再プログラムされたメモリに横になります EPROM-紫外線の変化によって消去されるメモリ (EPROM-消去可能なプログラム可能な読み取り専用メモリ).

米。 3.7EPROMメモリ 紫外線交換によって消去されます（dzherelo http://ru.wikipedia.org/wiki/%D0%A4%D0%B0%D0%B9%D0%BB:Eprom.jpg）。

EEPROM (電気的に消去可能でプログラム可能な読み取り専用メモリ）-不揮発性メモリのタイプの1つである永久メモリデバイス（ESEPROM）の電気的に消去された再プログラミング（ PROMおよびEPROM ）。 このタイプのメモリは、最大100万回まで消去してメモリに復元できます。

今日、従来の2トランジスタEEPROMテクノロジは、実質的にNORフラッシュメモリに置き換えられています。 ただし、EEPROMという名前は、テクノロジとは関係なく、このメモリセグメントの背後に固定されていました。

米。 3.8フラッシュメモリプログラミング。

（dzherelohttp://ua.wikipedia.org/wiki/%D0%A4%D0%B0%D0%B9%D0%BB:Flash_programming_ru.svg).

フラッシュメモリー (フラッシュメモリー）-上書き可能な別のタイプのソリッドステートストレージとエネルギーに依存しないメモリ。

1年に数回読み取ることができます（データを保存する用語の境界で、通常は-10〜100年）が、そのようなメモリへの書き込みは数回未満（最大-100万サイクル近く）になる可能性があります。 腐敗した部分に復讐しないでください、それで、vіdmіnuvіdで ハードドライブ、よりしなやかでコンパクト。

スマートに拡張されたコントローラーメモリ領域

コントローラを使用すると、プログラム、データ、および構成によって次のメモリ領域を保存できます。

魅力的な記憶 -Koristuvachのプログラムのための独立した記憶、

その構成を考えると。 コントローラーに対するプロジェクトの関心の開始時に、ワインは関心の記憶から保存されます。 Tsyaのメモリは、メモリカードで認識されているか（そうではないように）、またはいつの間にかvbudovanaです。 バッテリーをオフにすると、エネルギーに依存しないメモリ情報も保存されます。 メモリカードはより多くのメモリを増やし、より少ないメモリがコントローラに与えられます。

ワーキングメモリー-省エネメモリ。 スーパーバイザーは、プロジェクトの危険な要素を調査メモリーから作業メモリーにコピーします。 Tsyaメモリ領域は、ライフがオンのときに使用され、ライフがオンのときはコントローラーがオフになります。

保存するものを覚えておいてください -限られた量の作業メモリー用の独立したメモリー。 振動の節約に役立つTsyaメモリ 重要な情報当時のKoristuvachaは食事をしていました。 zniknenny zhivlennyaの場合、コントローラーには、交換されたkіlkostiメモリアドレスの値を保存するのに十分な時間があります。 ライフがオンになると、保存されている値が更新されます。

情報を更新する

米。 3.9情報を更新するフェーズ（作成者の小さなフェーズ）。

1. 運用メモリに保存されたプロセス管理プロセスに関する情報 管理プロセスの順序 POU。 トブト。 ブロックへのすべての物理的クランプ 入口-出口コントローラーのメモリに仮想ツイン（トリガー）を保持します。 サウンド、情報交換のセキュリティを強化するために、プロセッサは情報のために操作メモリに送信されます（物理的な入力/出力端末には送信されません）。 プロセスの画像から出口までのプログラムの処理結果の記録は、周期的に実行されます。

2. 電圧がオンになっている場合（電圧が臨界レベルを下回っている場合）、最も重要な情報が取得されます RAMからEEPROMに戻ります。 節約を提供するデータの領域は、koristuvachを意味します。

Nehalemコアにプロセッサが登場して以来、その1つが3チャネルメモリコントローラの統合です。 メモリコントローラーの統合だけでなく（IKPは短い）、 トライチャネル。 私はそれが「かっこいい」ことを理解しています-結局のところ、AMDのシングルチャネルおよびデュアルチャネルメモリコントローラは5年以上前のものだったので、最新のメモリタイプDDR3でもある追加チャネルは深刻な虚栄心以上に見えます。 豊富なcoristuvachivを考えると、生産性が高いため、Corei7ライン甲状腺腫のプロセッサーのようにそれも主要な要因の1つです。 Intelの会社自体が考えを求めなかったことを尊重する価値がありますが、それに対して少しお金がかかりました-正しい方法で、Nehalemアーキテクチャのプロセッサは、秋の穂軸に出されるので、投資しましたLGA1156コンストラクトでは、2つ未満のメモリチャネルを転送します。 それはもっと良かったでしょう、新しいモデルの深刻な欠如、ある種の時期尚早に彼らが彼らの兄と競争することを可能にしました。 エールチッセそう？

マザーボードを検討する際に、LGA1366プロセッサのリッチチャネルメモリモードの妥当性を推定しようとしましたが、その結果は印象的ではありませんでした。 レジームについては理解していますが、koristuvachsについては理解していません。 しかし、再試験は多数のサプリメントに基づいて行われたため、実際には3チャンネルモードが必要な食品の残留量は得られませんでした。 同時に、清算を書き留めました。 より正確には、多くの場合、Core i7900-їおよび800-їシリーズの生産性をさらに正確に均等化するために、3チャンネルではなく2チャンネルモードを試すだけです。後で、結果で最も強いものについて仮説を立てることはしません（はい、悪臭を放ちますが、実際には簡潔に異なって見えます）。 別の構成で残りの方法論のテストを「実行」するだけです。退屈すぎます。このようなスタンドにメイン統計のバリエーションを2つ以上含めることはできないため、問題が単純化されています。

テストスタンドの構成

すべてのテストは勝利を収めて実施されました CPUコア i7 920、マザーボード インテルを支払う DX58SO（ "Smackover"）およびNVIDIA GeForce GTX 275に基づくリファレンスビデオカード-つまり、テスト方法のバージョン4.0によると、問題ありません。 記憶を失いました。 素晴らしいキングストンキットに加えて、Apacerから別のキットを入手しました。これはもっと小さくすることができます。 すべてのモジュールは、より高い周波数、より低い公式のCore i7 920 1066 MHzでロボットをサポートしますが、スキーム8-8-8-19に従って、同じ周波数で単独でテストされました。

表に示されているViyshlochotiriohの構成：

なぜあなたは悪臭を放ちますか？ 明確に理解できるように、2つのトライチャネルが必要です-私の補遺で重要なことは何ですか：トライチャネルは賢明ですか？ 結果の裏側を見るのは良いことです：記憶にある3x2、3x1でさえ、それは、3つのチャネルのコストがєであることを意味します、それは最初のものだけです、それはサプリメントが豊かな記憶のためにちょうど必要であることを意味します（もっと正確には、勝つ方が良いです）。 3×1がなければ、明確に見つけるのは難しいでしょう。 2×2テストへの参加の短さは明らかです-Core2とAMDプロセッサに基づく最新のシステムにはこのランクが装備されており、一定時間、LGA1156に基づくシステムで最も人気があります（抗議することができますメモリと構成は2×1ですが、同時に、システムの外観からすると、それが予算部門に属していない場合は、大したことではありません）。 1×4は非常に合成されているように見えます。それぞれ2GBのメモリモジュールが2つあり、グリッドを使用して「不適切に」1つのチャネルに取り付けることができる可能性は低いですが、周囲の照明を増やすにはワインが必要です。 そのDDR3モジュールは4GBの容量で、すでに登場しています。 それは残念ですが、エキゾチックなもの自体は私たちの手に届いていません（それはまだテストされた靴のリストにあり、言語はbiであり、バリアントは2×4でした）、タンパク質は次のように市場に拡大されましたそのようなモジュールなので、それらに基づくキットはその時間の食べ物ではありませんでした。

すべてのテストの詳細な結果は、いつものように、表に示されています。 Excel形式。 Respectfully, that in today's testuvannі іnоdіt іnіt іnіt bolsh tsіkavі, nіzh zagalnі avіdnіnі pokadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі pozadnenі porupa, tim who tsіkava detailed іnformatsіya, not varto vіdmovlyаt іn satisfied with them zіkavі.

アタッチメント

穂軸のためのエール、私たちは今日のエベレスト4.6の役割で、合成プログラムの皮膚オプションの生産性について嘘をついた（それで、それは遠く離れている 残りのバージョンただし、人気のあるテストパッケージであり、「実際の」ソフトウェアはまだ更新されていないため、弱い最適化（4.6 pid Nehalem）を許可した方が良い結果になる可能性があります。

まず第一に、結果は賭けに安価です-mi Bachimoのように、IKPの3番目のチャネルに目に見える増加はありません。 それ以上に、Apacerタイプの3つのモジュールはそれらにうまく対処でき、Kingstonタイプの2つは低くなります。 Vodnochasシングルチャネルモード-明確な部外者。 DDR31066の理論上のメモリ帯域幅は8528MB/ sですが、休憩すると実現しました。 また、読み取り速度を上げるためにもう1つのチャネルを追加することは、2つにはほど遠いですが、2つ目のチャネルよりも少なく、3つ目のチャネルは何も提供しません。

これを高速で録音するのはさらに楽しいです。シングルチャネルモードは理論上の帯域幅に正直に対抗し、チャネル数の増加はすべてのモードで20％未満でした。

І、nareshti、アクセスの妨害。 ここでの明らかなリーダーは2チャネルモードです（この図では数字が少ないと推測しますが、より美しいです）が、右側のシングルチャネルアクセスはそれほど悪くはありませんが、3チャネルモードではジャミングが発生しますはるかに顕著です：4分の1。

あなたはすでにvisnovkiを歌って働くことができます。 ІKP（AMD K8 / K10）を使用した他のアーキテクチャの動作を覚えているので、悪臭はメモリへのアクセスに最も適しています。これは、実際の追加でさらに顕著になります。 ネハレムがパックでsuvoroになる可能性は低いです。 さらに、すべてが同じ速度の読み取りと記録を犠牲にしているため、デュアルチャネルモードがリーダーになることができます。 シングルチャンネルはもう少し滑らかになるという事実ではありません。タックは小さくなりますが、PSPは大幅に低くなりますが、気付かざるを得ません。 Naskіlkiは強く-miとperevirimo。 私は、さまざまなサプリメントがさまざまな記憶義務にどのように適用されているかに誇らしげに驚いています。あらゆる種類の情報の総合的なベンチマークをどこにも提供することはできません。

3Dビジュアライゼーション

部外者では、侮辱は3チャネル構成で登場し、プログラムのグループであるzatrimkiアクセスのスマットであるvisnovokを構築することが可能になりました。 ただし、2つのオプションは異なり、テストのレポート結果の表示は、新しいvisnovkaで何ができるかを示しています。これは、3ギガバイトや数ギガバイトのメモリなど、一部の補遺には不十分です。

些細なシーンのレンダリング

レンダリングは、メモリシステムの特性にあまり反応しません。これは、驚く可能性があります。これは、カウントコアの最も「数を減らす」数とその数です（これらの「仮想」カウンティングストリームも積極的に受け入れられます）。 さらに、obsyaguの記憶にさえ、特別なものはありませんでした-abiїїは、通過しているステージにぶら下がっていて、頭上でビトレーションします。 図に示されているように、テストでは3GBで十分です。

科学と工学の研究

そして、このグループには、より多くのメモリを必要とし、それを気にしない人に加えて、別のクラスのサプリメントがあります-より多くの仕事をするためにRAMの増加のために陳腐化した人。 一見、状況は不合理です。まるで記憶の欠如に直面して速度が低下するかのように、理解するのは簡単ですが、「記憶」のせいにするのはあまりにも多すぎます。 反対側から-なぜ有罪ではないのですか？ キャッシュ全体の有効性は、必須のRAMにあり、同じデポジットで確認できます。 特定のプログラムとして、勝利者は少量のメモリしか持っておらず、さらに、それはプロセッサのキャッシュメモリから「離れている」でしょう。 たとえば、6ギガバイトがインストールされている場合、8 MBのL3キャッシュの半分以上がこれらの「フォアグラウンド」プログラムに導入されます（メモリ内にあるもの、省略されているものを忘れないでください。「ライブ」にすることもできます。移動してアクティブになりませんが、各クレームのキャッシュにあります）、3つのサービスの場合、8MBの2/3を使用します。 シカビア効果は、明らかに、シュコダは私たちの嘘をつく義務の主なものからほんのわずかな距離です。 彼女の場合、いつものように、すべてが真ん中で最も目立つのは2チャンネルモードであり、推測者の現実に関係なく、3チャンネルの2つのオプションがあり、より多くの添加物があります-レネゲード、より生産的それよりも、desumarnyobsyagは大きい方の記憶です。

ラスターグラフィック

基本的に、すべてが明確で、真ん中の破片 ラスターエディターサプリメントの同じ「グループ」の3つすべてが伝えられます。 いくつかのバリエーションがありますが、たとえば、Corel製品、メモリ、スケーリングはすべて同じです。3GBまたは4 GBは重要ではありませんが、6ではありません。エールは「メモリ」サプリメントのように見えました。 アドビフォトショップ。 さらに、ここで私たちはそれについて話しているのです。テストのとんでもない結果ではなく、彼らからの執事です。 より正確には、1つ-変換します。 Іtsikavyのフローリング。これは、「sirimi」ダニミの大きなテーブルクロスの形で法令に複製されています。

ヴィスノヴォク？ メジャーをもっと調べた人に関係なく、このアドオンのさまざまなアーキテクチャのプロセッサは反抗的です（Photoshopテストを見て、小さいものの場合、彼らは単にそれを持っていないので、あなたはすべてを言うことができますこの種の記事にはそれがあります）、Core i7がBachimoのようにPhotoshopにとって理想的なプロセッサであるとは信じがたいですが、新しいものには特に目立つものはありません。 ここで理想的なのは、コアのアーキテクチャではなく、メモリの量です。 6 GBの場合、Corei7920はCore2 Quad Q9300を2倍にし、合計4GBを確保します。 ほとんどの記事の比率は同じです（当サイトの記事の場合、他のリソースも同様です）。LGA1366プロセッサの場合は3x2、Core2の場合は2x2、AMDPhenomです。 しかし、私たちがプロセッサ自体の中で最初の4 GBである場合（さらに、どのランクを取得するかは問題ではありません）、それは明らかです... Core2Quadのパフォーマンスは一目で完全に許容範囲内です、クロック周波数の差。 そして、Core i7にはもう1ギガバイトのメモリがありますが（与えられた-3または4：違いはわずかです）、結果はさらに低下します vdvіchі！ 最も派手なお尻、proteとіnshіpіdtestiは、微視的にも同様のランクで実行されますが、永遠に違いを知っています。 そして、あなたは何もできません-Photoshopは、「愛する」ことを効果的に記憶します。さらに、新しいファイルで処理される「重要な」ファイル、「愛する」ファイル、および生産性をテストするためのすべてのユーティリティを効果的に記憶します。 この補遺（そして私たち自身が書いたテストだけでなく）明らかに、最高のファイルで動作します。

同時に、高い結果にはCore i7自体のメリットがないとは言えません。メモリが大きいため、優先度は低くなります。 Tri-channelІKPyakrazを使用すると、他の同等の心のためにより多くのメモリをインストールできます。 エール、3年間話します。

データを絞ります

アーカイブソフトウェアはあまりにも多くのメモリを打ち負かすことができないので、それはあなたにとって悪いことです-利用可能なキャッシュメモリ容量まで、悪臭はさらに快適です。 メインRAMがジャムする前の方が適しているので、そのような状況を把握できます。最も一般的な構成は3x2であり、最初に3x1がレイテンシーの原因になります。

コンパイル（VC ++）

この重要なzatrimkiと、読み取りと記録の3つの速度については、大量のメモリのプロジェクトをコンパイルすることは重要ではありません。 このため、メモリへのアクセスのデュアルチャネルモードがここで最適であり、シングルチャネルモードは3チャネルモードからの勝利のトリオよりも少なくなります-レイテンシは低くなりますが、他のパラメータは同じです。

Java

Javaマシンのテストは、メモリから読み取るのがかなり簡単であることが判明しましたが、їїzagalnyは、それを丁重に行うことを義務付けています。 そのような写真自体は、あたかもそれが素朴な承認であるかのように精査することができ、メモリへの3チャネルアクセスは高い生産性を保証しますが、メモリはそれに関しては豊富ではありません。 抗議の最中に、追加が文字通り数回確認されたことは残念です。 エール、それが確認されれば、私はお尻です。

オーディオエンコーディング

素晴らしい仕事-毎日、記憶システムを助けてください。 悪臭をレンダリングするとき、それは毎日であるかもしれません、しかしここではそれは毎日と呼ばれます。 プロセッサの理想的なベンチマーク、真実、システムをフラッシュでテストするためのガイド。

ビデオエンコーディング

そして、ここでの軸はすべて同じであるため、「naїvnіyteorії」にある可能性があります。 Psuє写真は十分な記念プログラムではありません デュアルチャネルモード。 もっと正確に言えば、理解できないかもしれません。 vinvzagalіє、mizobov'yazaniは1つの補遺-DivXに等しいものです。 今日のCorei7のすべての機能に最適な最適化のバット。 「明日」での振る舞い方は、1か月であまり確認されません。

ゲーム3D

さらに落ち着いてtrohinezrozumilazagalnaの写真。 しかし、詳細な結果の落ち着きの下で、右の嵐が潜んでいます。 イゴールの情熱は大きく分かれており、一部のヤクでは、独立した結婚式には多すぎました。 Golovny vysnovok-記憶を変えるためのイゴール（非人格的であり、特定の1つのグリだけではない）食品のために、重要ではなくなった。 Zagalom、vyrishuvati yogo navitの必要性が少なく、中央処理装置の電力選択が少ない（当然のことながら、原則として、Core2DuoやPentium/Celeronなどのすでに予算のあるセクターには適していません）。 今日の「ハードコア」ゲーマーの前に立つような主食は、「マルチGPUを使用するので、バッグを切る必要がありますか？」です。

そして、3チャンネルIKPの必要性はどうですか？

実際のところ、Corei7LGA1366のメモリコントローラーの3番目のチャネルには大きな光はありません。 チャネル-є、vikoristovuvati-それは可能ですが、結果は完璧にはほど遠いです。 Navitshe、navpak、pogirshuyusya。 では、IntelはどのようにしてIKPを最もトライチャネルにしたのでしょうか。 Z bajannya pogray m'yazami（競合他社は2つ、私たちは3つすべてのrobimo）？ おそらく、そのような穏やかなtezh bulaですが、ほとんど気になりません-それでも3つのチャネルを高価格で収穫することが許可されています。 さらに、直接的な意味で、ボードの配布はより折り畳み可能になり、折り畳み可能は高価であることを意味します。 プロセッサーは動作し、安価です（そして、今年Core i7 920を試しましたが、それは大変なことです。価格はCore 2 Quad Q9650と同じです）が、プラットフォーム自体は高価です。 さらに、特別なコストをかけずに、より「通常は短い」アドオンを一度に使用すると、hvilyuvatisyaではなくそれぞれ2 GBの2つのモジュールを簡単に組み合わせることができます（特に、静かなものを取り除く必要がある場合は、 32ビットオペレーティングシステム、より多くのRAMが必要なだけですvikoristuvatisya）。 ラクダとそのヨガの母親についての良い逸話で言われたように、「しかし、私たちは何をする必要がありますか、私たちはどのように動物園に住んでいますか？」

Core i7が低い方は、動物園に住むほうがよいでしょう。 新しいものの最高のランクは、「右」フロアモデルの取り付け、LGA1156アイコンの冗長性、LGA1366タイプのヘッドモデル（前のもの-唯一のもの）、および「すべて」のサポートです。 2チャネルメモリモードのelse」。 また、LGA1366はサーバー側のプラットフォームです。 サーバーには大量のメモリが必要です。 4、8、12 GBですが、本当に豊富です。 そこでは、500ギガバイトでさえ簡単に要求できるか、不十分である可能性があります。 1つのシステムにより多くのメモリをインストールするにはどうすればよいですか？ Zagalniyobsyagdorіvnyuєdobutkukіlkostіmoduleszїhnоїobsag。 また、スキンモジュールの数量と容量を増やす必要があります。 言い換えれば、それは簡単で、プロセッサ/チップセットを見るのは簡単です、それらは燃えているように見えます、あなたは横になることができません。 それ以上に、より「スマートな」メモリマイクロサーキットの業界をマスターすることは、サーバープラットフォームのすべてのサーバーで一度に快適に認識されるため、競争上の優位性になることはできません。

また、サポートするモジュールの数を増やす必要があります。 そして、メモリコントローラーの数に、ブーストされたスキンモジュールの数を掛けた方が、（あっという間に）良くなります。 休憩-同時にスキンチャネルで動作するモジュールの数によってサポートされるチャネルの数を増やします。 Zbіshuvatistannє-より折りたたまれたzavdannya、oskolkiが1時間必要であり、shvidkіsnіの特性は少なくとも改善されません。 この問題は、チャネルごとにモジュールが2つまたは3つしかない場合に、フロアシステムで発生します。 たとえば、次のようになります。1つのモジュール-DDR3 1333、2つ-DDR3 1066、3つ-DDR3800。多くの優れたメモリがあります。明らかに、短い場合もあれば、速度が遅い場合もありますが、すべて同じです。そのようなvitratiに。 そして時にはそれは不可能です。

1つのコントローラチャネルでサポートされるメモリモジュールの数を増やすという問題について、Intelは長い間取り組んできましたが、成功しました。 ただし、最終結果（FB-DIMM）は、上記の結果にある程度満足していることがわかりましたが、重要でない副作用も多数示されていました。

残っている方法は1つだけです。まず、メモリコントローラをプロセッサに転送します。これにより、リッチプロセッサシステムでは、いくつかのメモリコントローラが自動的にサポートされます。 別の方法では、メモリ内のチャネル数を増やします。 私はそれら、そしてそうでなければそれは台無しにされました。 結果？ デュアルXeonシステムは、デュアルOpteronシステムと同様に、2つのメモリコントローラーを備えています。 最初の従順だけが3チャンネルであり、もう1つは2チャンネルであり、これにより6チャンネルと2チャンネルの記憶が明確に得られます。 チャネルごとに2つのメモリモジュールがインストールされている場合（スペアリングモードに入る必要があります）、最初のシステムは12 GBを示し、もう1つは-8を示します。スキンモジュールの容量が4 GBであるとすると、最初のシステムは48 GBを表示し、その他は32GBを表示します。 多くの管理者は、優先順位の最初のシステムをすぐに保護する必要があります。 また、Opteronsのサーバーが同じモジュールを使用して、最大48GBのメモリを「終了」するにはどうすればよいでしょうか。 簡単です。チャネルごとに3つのモジュールをインストールすると、メモリシステム全体がより適切に機能し始めます。たとえば、スナッグは大幅に改善されます。 І外出する：ロボットメモリの速度が同じ場合、システム「i」は2回目で、ボリュームが大きく、システム「a」が小さくなります。ボリュームが等しい場合、システム「i」はメモリ不足で動作します。下位システム「a」。

Xeon自体には、3チャネルのメモリコントローラが必要です。 Opteronで必要ですが、成長する時間からそう遠くはありません。 したがって、Intelがチャネルを実装するのに十分なほど進んでいないことは言うまでもありません。 virobniks、代替のもの（および、FB-DIMM自体とチャネルzbіshuvati上のモジュールの数）の両方に移動するのはすべて同じ方法であり、そのうちの1つはすでに試行して満足していません。

そして今、すべてが動物園の作業台にあります 素晴らしいkoristuvach？ そうです-何もありません。 誰に必要なのか-注文を購入して最前線に送るための豊富な処理作業ステーション。 メインマスは燃やされておらず、8 GBがコンピューターにインストールされていたので（長期間使用可能だった場合）、違いはありません。12個またはヤクを入れることができます。 デュアルチャネルメモリコントローラーのチャネルごとに2つのモジュールを使用すると、一度にタイミングを調整できます。16GBを使用できます。電源は、通常のコンピューターの場合、電源と同様に、24 GB高く/短く、低くなります。天使は頭の先にフィットすることができます。

一緒

総和図を見るとき、あなたは栄養の法則を非難します-しかし、あなたはすべての世話をしましたか？ Ajeは、事実上すべてが同時にフィニッシュラインに到達したことを確認できます。 架空のシングルチャネルモードは、その明らかな愚かさ、デュアルチャネルモードを示しています。これは、合成を使用したテストから許可される可能性があるため、最高の状態を示しています。 最短と最高の間の2％のRozkidは、そのような代表的な量のサプリメントに該当します-もっと ガーニーの結果。 それはそこでは起こらなかったことを示していますが、インラインテスト方法がプロセッサテスト方法によってオーバーライドされ続けることがより重要であり、システムの他の特性はメインバッグボールに追加するのがさらに弱いです。

エール！ これに落ち着くのは時期尚早です。miBachimoのように、zagalnoe zagalnoy idiliya自体で、同じvrivnovazhuyutのいずれかを追加する点で異なる人々を介して、異なる方法で悪臭を放ちます。 たくさんの記憶を必要とする人、たくさんの記憶を必要とする人、より良い記憶を必要とする人、気遣う人、重要な義務を負わない人、しかし人生は重要な低ノイズ、エールDivX、実際には、すべてのob 'ektivnoіsnuyuchiメモリのパラメータと3チャネルモード-あなたが見ているもの。 そのため、1つの記事のフレームワーク内で（または独立して）異なるメモリ構成を持つ異なるシステムでは、特定のテストでチェックすることを忘れることはできません-同じ結果が取り除かれるためです。 Vtіm、それほど前のことではありませんが、私たちは自分たちでさまざまな構成を処理する必要がありました-LGA1156、推測では、2つのメモリチャネルしかないので、これらのプロセッサではすべてがまさに論理的です。 LGA1366設計のアタッチメントは、3x2構成でテストできますが、保管室と2x2から取得される場合もあります（メモリシステムの特殊性を念頭に置いて修正する必要がある場合）。 残りの部分に再び切り替えることは可能ですが、意味がありません。真ん中の臭いでは、明らかに良いですが、LGA1366の排他的な機能をメモリに3つのチャネルがあるので、心配しないでください。 十分なメモリがあるだけなので、このプラットフォームのメモリへの3チャネルアクセスは生産性を向上させるのではなく、それを実現します。

IntelがAMDの進歩的なアイデアを引き継ぐことはもうないので、第2シーズンでは、すでに変更されている可能性があります。 ソクレマ、AMD64コマンドセットとIA-32eバガトマの合計は、このように解釈されます。 AMD インテルテクノロジー-プロセッサでの最新のSSE3実装のために戦うために、現在の独立期にあるnavit。

広告

Tsіkavo、将来的には、メモリコントローラには、サーバーからモバイルプロセッサまで、すべてのプロセッサが搭載される予定です。 インテルは、あらゆる目的と目的のために、メモリーサブシステムの効率を改善することを楽しみにしているだけではありません。 メモリコントローラがプロセッサに入ると、メモリへの移行中のスタッターを減らすことができ、悪臭により、世界中のDDR-IIモジュールの外観がより熱心に増加します。 高周波。 同社は、Intelプロセッサに統合されたメモリコントローラの制御能力に応じて、マザーボードとチップセットの選択をより細かく制御できるようになっています。

広告

TwinCastleサーバーチップセットのアーキテクチャを説明するときに、同様の傾向の最初の兆候がすでに特定されています。 メモリコントローラは、同じチップ内のこのチップセットにあります。 Tseはより多くのgnuchkoデザインを可能にします マタニティペイ、サーバーセグメントの機能が適切に更新されます。 明らかに、次のステップはメモリコントローラを中央処理装置に統合することです。 このような場所では、中央処理装置とグラフィックボード間の「仲介」機能が重要です。

情報とchibnostiの信頼性を再考するために、少し以上の岩が欠けています:)。

IntelはAMDを打ち負かす計画を持っていることがわかりました。 エールヤクがよく使われますが、巨人を奪うことができれば、最初の壷は巨人として事前に出て行きます。 バルセロナには2つの64ビットDDR2メモリコントローラーがありますが、Intelの最上位構成には最大3つのDDR3メモリコントローラーが含まれています。 DDR3-1333メモリをインストールする場合、Nehalemをアップグレードできると、これらの構成で最大32 GB/sのスループットが得られます。 しかし、メモリのvbudovanyコントローラの問題は、スループットの構築だけではありません。 記憶へのアクセスに対するnizzhuєの妨害は、皮膚のkoshtuєkіlkaに数百サイクルアクセスできる人にとってはそれほど重要ではありません。 デッキバージョンのコンテキストでは、メモリコントローラーの混乱を減らすことができ、リッチソケットサーバー構成でスケーリングされたアーキテクチャの保護が有効になります。 以前に追加のCPUが利用可能 スループット容量たくさんのお金が残っていたので、proteには、より優れたスループットを構築する新しい追加のプロセッサが搭載され、CPUのスキンの断片をよく覚えることができます。

明らかに、奇跡の痕跡はありません。 私たちの前にあるのはNonUniformMemoryAccess（NUMA）構成であるため、メモリへのアクセスには、メモリ内のどこに配置されているかに応じて、同じまたは他のオーバーヘッドコストがかかります。 ローカルメモリへのアクセスは、煩雑さを最小限に抑え、帯域幅を最大限に構築して実行されると理解されていますが、リモートメモリへのアクセスは、中間QPIインターフェイスを介して行われるため、生産性が低下します。

画像をクリックすると拡大します。

転送の生産性にスムーズに注がれた後、シャードはすべてプログラムに横たわっています。 オペレーティング·システム。 Intelは、生産性が低下すると主張している リモートアクセス障害物が70％近くになり、建物のスループットがローカルアクセスに対して2％減少します。 Intelによると、QPIインターフェイスを介してリモートでアクセスすると、最前世代のプロセッサではスタッターが低くなり、コントローラーはpivnichnyブリッジ上にありました。 ただし、NUMA構成を更新するためにすでに長時間待機する必要があるため、サーバープログラムのコストは低くなります。

コンローの記憶の階層はすでに単純でした。 Intelは、ホットL2キャッシュのパフォーマンスに重点を置いてきました。 最良の解決策アーキテクチャについては、デュアルコアの変更で、ヘッドランクのヤクnatsilyuvalas。 しかし同時に、Nehalemのエンジニアはゼロから始めて、競合他社と同じアイデアを開発しました。ホットL2キャッシュは、「ネイティブ」核アーキテクチャには十分ではありません。 異なるコアは、他のコアに必要なデータを「修復」することがよくあります。これにより、内部バスとアービトレーションで多くの問題が発生し、低コストでの節約から十分なスループットを構築してすべてのコアを保護できます。 これらの問題を解決するために、エンジニアはスキンコアに独自のL2キャッシュを装備しました。 スキンコアとマリウム（256 kb）のビジョンの断片により、高い生産性でもキャッシュを保護することができました。 zokrema、ペンリンの短縮に屈したけいれん-15ビートから約10ビートへ。

Potimєマジェスティックキャッシュ-コア間の接続を担当する3番目の等しい（8 MB）のメモリ。 一見すると、Nehalemキャッシュのアーキテクチャはバルセロナのように見えますが、3番目のレベルのキャッシュロボットもAMDによってサポートされています-これは、キャッシュ階層のすべての下位レベルに含まれています。 これは、カーネルがデータへのアクセスを奪おうとし、それがL3キャッシュにある場合、他のカーネルのキャッシュにあるデータを表示する必要がないことを意味します。データはありません。 Navpakiは、データが存在するため、キャッシュメモリのスキン行に接続された一部のビット（コアごとに1ビット）は、他のコアの下位キャッシュにデータが存在する可能性があることを示しています（潜在的に、ただし保証はありません）。 、そしてヤコマで。

この手法は、皮膚核の個人キャッシュの一貫性を確保するためにすでに効果的ですが、チップは核間の情報交換の必要性を変えることはありません。 そして、明らかに、他のequalsのキャッシュに存在するデータにキャッシュメモリの一部を費やすだけでは十分ではありません。 Vtim、すべてがそれほど怖いわけではありません。L1およびL2キャッシュシャードはL3キャッシュとペアで非常に小さいです。L1およびL2キャッシュのすべてのデータは、使用可能な8MBからL3キャッシュで最大1.25MBを占めます。 バルセロナの場合のように、第3レベルのキャッシュは、チップ自体と同じラインでより低い周波数で動作しています。 Otzhe、へのアクセスをブロック この男は等しい変更することはできますが、40ビートに近づくことで罪を犯します。

新しいNehalemキャッシュ階層の唯一の更新は、L1キャッシュに関連しています。 命令キャッシュのスループットは向上しませんでした。以前と同様に、1サイクルあたり16バイトはバルセロナの32バイトに相当します。 サーバー指向のアーキテクチャで「より大きなスペースに」作成できます。64ビット命令はより大きく、より低く32ビット、より多く、Nehalemにはもう1つのデコーダーがあり、Barcelonaにはよ​​り強力なキャッシュがあります。 データキャッシュのコストはいくらですか、ヨガザトリムカはコンロートリオとのペアで数タクトに増加しました。これにより、高所にいるロボットが簡単になりました。 クロック周波数。 ポジティブなニュースを締めくくりましょう。インテルのエンジニアは、L1データキャッシュのミスの数を増やしたため、アーキテクチャを並行して処理できます。

TLB

すでに多くの場合、プロセッサは物理メモリアドレスではなく、仮想メモリアドレスで動作します。 とりわけ、そのようなプログラムは、プログラムがより多くのメモリを見ることができ、コンピュータ内でより少なく、物理メモリからの特定の瞬間に必要なデータよりも多くを保存し、その他すべてをハードディスクに保存します。 Tseは、仮想アドレスのメモリへのアクセスを物理アドレスから変換する必要があり、仮想アドレスの保存を大きなテーブルに移動する必要があることを意味します。 問題は、このテーブルが素晴らしいフロアに移動する可能性があること、チップをチップに残すことができなくなることです。メインメモリに配置され、ハードディスクHDDに配置できます）。

皮膚の手術のためにロボットの記憶がそのようなステップを必要とするならば、私はアドレスを転送するでしょう、そしてすべてがより正確になるでしょう。 これに対して、エンジニアは物理アドレス指定の原則に目を向け、小さなキャッシュメモリをプロセッサに直接追加しました。これにより、最近フィードされたいくつかのアドレスの容量が節約されます。 キャッシュはトランスレーションルックアサイドバッファ（TLB）と呼ばれます。 Intelは、新しいアーキテクチャでTLBを完全にオーバーホールしました。 それ以前は、コア2は最初のレベルのTLBを少量（16エントリ）で打ち負かしましたが、他のレベルのTLBの大きなキャッシュ（256エントリ）だけでなく、昇進のためだけに小さなキャッシュも打ち負かしました。 、TLB L1内で、アドバンスのエントリを超えた、およびエントリ。

Nehalemには、完全装備のTLBが装備されています。データと命令のサブディビジョンの第1レベルのTLBキャッシュです。 データ用のTLBL1キャッシュは、スモールサイド（4K）用に64エントリ、ラージサイド用（2M / 4M）用に32エントリを保存でき、命令用のTLB L1キャッシュは、スモールサイド（Core2など）用に128エントリを保存できます。素晴らしいシム。 もう1つのコストは、最大512エントリを保存でき、小さなサイドでのみ機能する統合キャッシュで構成されます。 そのような削減のメタは、データの活発な大規模な配列のようなサプリメントの生産性の向上によって支持されます。 中庭システムの時代のように、亜鉛メッキの移転は、おそらくもう1つ、アーキテクチャのサーバー指向です。

1時間SMTに戻りましょう。このテクノロジーの残骸も、TLBに注がれています。 データ用のL1TLBキャッシュとL2TLBキャッシュは、2つのストリーム間で動的に分散されます。 Navpaki、命令用のL1 TLBキャッシュは小さな側面に静的に分散され、大きな側面のビジョンが再びコピーされます-それは完全に理解されていました、vrakhovuyuchi yogo小さなローズマリー（potikのsimレコード）。

メモリへのアクセスと以前の選択

アラインされていないメモリアクセスの最適化

コアアーキテクチャでは、メモリへのアクセスにより、生産性の面で多くの改善がもたらされました。 メモリアドレスへのアクセスを最適化するために使用されるプロセッサ。64バイトのコードンでソートされているため、1つのキャッシュ行のサイズを超えています。 検証されていないデータの場合、アクセスがより高度になるだけでなく、さらに重要なことに、非仮想命令のレコードが読み取られるか、レコードがよりオーバーヘッドになり、さまざまなタイプの命令で低くなり、データの実際の視覚化から独立します。メモリー。 その理由は、これらの命令がデコーダーでより多くのマイクロオペレーションを生成するために作成されたため、これらのタイプの命令を使用したビルドのスループットが低下したためです。 その結果、コンパイラーはこのタイプの命令を生成する点で独特であり、それらを一連の命令に置き換え、オーバーヘッドを減らしました。

したがって、メモリからの読み取りで、2行のキャッシュをインターリーブする必要がある場合、記録には10サイクルで約12サイクルかかりました。 Intelのエンジニアは、同様の種類の動物を最適化して、勝ちやすくしました。 正当な理由により、データが記憶されている場合に違反が発生した場合に読み取り/書き込み命令がない場合でも、生産性が低下することはありません。 他の方法では、Intelはアクセスを最適化し、コアアーキテクチャ全体の生産性の低下を減らしました。

より効率的な操作でより多くのフロント振動のブロック

Conroe Intelのアーキテクチャでは、特にハードウェア転送ブロックを使用して記述されていました。 ご存知のように、転送ブロックは、メモリへのアクセスと転送の性質に依存するメカニズムです。データはクロックサイクルを通じて必要になるためです。 メタは、データをキャッシュに保存するために、悪臭がプロセッサの近くに広がると同時に、プロセッサが必要としない場合は、建物の利用可能なスループットを最大化することです。

このテクノロジーは、より多くの奇跡的な結果をもたらします フローリングの追加しかし、サーバー環境では、生産性の浪費につながることがよくありました。 このような非効率性の理由はほとんどありません。 そもそも、メモリへのアクセスは、サーバープログラムから転送するよりも複雑なことがよくあります。 たとえば、データベースへのアクセスは回線に対して呼び出されます。メモリとして、データ要素がオンになります。これは、将来の要素が来ることを意味します。 これは、フロントバイブレーターブロックの効率間の交換です。 しかし、主な問題は、リッチソケット構成でのメモリ構築の容量でした。 すでに述べたように、それはすでに多数のプロセッサーにとって「非常に狭いスペース」であり、エール、クリーム、フロントバイブレーターのブロックがそのラインの追加レベルに持ち込まれました。 マイクロプロセッサがメモリへのアクセスを許可しない場合は、フロントバイブレータのブロックがオンになり、建物のスループットを超えようとします。 ただし、ブロックは、他のプロセッサが必要とする帯域幅を知ることができませんでした。 これは、フロントバイブレーターのブロックがプロセッサーからプロセッサーの帯域幅を「選択」できることを意味しました。これは、そのような構成では「大きな質量」であったためです。 この問題を解決するために、Intelは何も短いことを知りませんでした。そのような状況で前面の振動ブロックをオンにする方法は、最善の解決策とは言えません。

Intelが主張するように、この問題はすでに解決されており、同社はフロントバイブレーターの新しいメカニズムの詳細を毎日提供していません。 会社が行っているように見えるすべてのこと：今ではサーバー構成のブロックを含める必要はありません。 その間、Intelは何も変更していません。新しいメモリ構成の利点は、前面のブロックの振動による悪影響により、建物のスループットが大きくなっています。

ヴィスノヴォク

コンローは新しいプロセッサーの真剣な基盤になり、ネハレムは新しいプロセッサーに自分自身を刺激します。 ここでは、同じ効率的なアーキテクチャが勝ちますが、今ではよりモジュール化されてスケールアップされており、さまざまな市場セグメントでの成功を保証できます。 ネハレムがコアアーキテクチャに革命を起こした人々について話しているのではなく、 新しいプロセッサ Intelプラットフォームに革命をもたらし、今では設計においてAMDの優れたリファレンスになり、実装において、Intelは競合他社を上回っています。

画像をクリックすると拡大します。

polypshenny、zrobleny tsemuステージ（メモリコントローラー、QPIの統合）の助けを借りて、より大きなカーネルの変更がそれほど重要ではないことは驚くべきことではありません。 ただし、ハイパースレッディングを有効にすることは非常に目新しいことですが、小さな最適化により、同じ周波数のPenrynと比較してパフォーマンスが大幅に向上する可能性があります。

最も深刻な増加が、主な「大きなタスク」が操作メモリであった静かな状況で発生することは非常に明白です。 記事全体を読んだら、彼らは、インテルのエンジニアがこの分野に最大限の敬意を払っていたことを思い出しました。 新しいメモリコントローラーを追加すると、間違いなく、データアクセス操作が最大に増加し、優れたものなどの非人称的なその他の改善が行われます。新しいキャッシュアーキテクチャとTLB、違反のないメモリアクセス、フロントブロックの選択などです。

Vrakhovuchiのすべての理論情報は、新しいアーキテクチャのリリース後に実際の追加でどのように改善が見られるかを焦って確認しています。 私たちはたくさんの記事に専念しているので、私たちと一緒にいてください！